头条 基于FPGA的ZUC算法快速实现研究 祖冲之（ZUC）算法是我国自主研发的商用序列密码算法，已被应用于服务器实时运算和大数据处理等复杂需求场景，ZUC的高速实现对于其应用推广具有重要的实用意义。基于此，针对ZUC适用环境的FPGA实现高性能要求，通过优化模乘、模加等核心运算，并采用流水化结构设计，在FPGA硬件平台上实现了ZUC算法。实验结果表明，ZUC算法核的数据吞吐量可达10.4 Gb/s，与现有研究成果相比，降低了关键路径的延迟，提升了算法工作频率，在吞吐量和硬件资源消耗方面实现了良好的平衡，为ZUC算法的高性能实现提供了新的解决方案。 最新资讯 基于CPU-FPGA协同架构的VoIP数据加密系统设计与实现 摘要：针对通信网络飞速发展背景下VoIP面临日益严峻的数据安全风险，提出并实现了一种基于CPU+FPGA软硬件协同处理架构的VoIP数据加密方案，高效集成AES算法，对实时采集的VoIP话音流进行加密处理。搭建专用话音测试环境，采用主观、客观相结合方法对所设计的加密模块在正常工作状态下的性能及通话质量进行全面评估。测试结果表明，该加密方案在保障安全性的同时有效维持了通话质量。 发表于：10/29/2025 基于FPGA的ZUC算法快速实现研究 祖冲之（ZUC）算法是我国自主研发的商用序列密码算法，已被应用于服务器实时运算和大数据处理等复杂需求场景，ZUC的高速实现对于其应用推广具有重要的实用意义。基于此，针对ZUC适用环境的FPGA实现高性能要求，通过优化模乘、模加等核心运算，并采用流水化结构设计，在FPGA硬件平台上实现了ZUC算法。实验结果表明，ZUC算法核的数据吞吐量可达10.4 Gb/s，与现有研究成果相比，降低了关键路径的延迟，提升了算法工作频率，在吞吐量和硬件资源消耗方面实现了良好的平衡，为ZUC算法的高性能实现提供了新的解决方案。 发表于：10/28/2025 基于FPGA的梳状谱通信干扰信号设计与研究 为了有效测试通信电台的实际抗干扰性能，提出了一种基于FPGA的高斯白噪声梳状谱干扰信号设计方案，相比传统随机相位调频梳状谱干扰，在对抗宽带通信系统时干扰效果更强。该方案以FPGA为核心，通过改进Ziggurat算法和DDS技术实现梳状谱干扰信号的生成，在满足高速、高性能的同时，具有较强的灵活性。并通过DA芯片输出，实现了3~11个梳状谱信号的生成。实验结果表明：生成的梳状谱干扰信号频率控制误差小于0.001%，干扰效果量化一个指标。 发表于：9/17/2025 银湖资本完成对Altera的51%股权收购 北京时间9月15日晚间，全球 FPGA 创新技术领导者 Altera 宣布，全球技术投资巨头银湖资本（Silver Lake）已完成对 Altera 51% 股权的收购，该股权原由英特尔公司持有。同时，英特尔将保留 Altera 49% 的股权，此举也彰显了双方对 Altera 未来良好发展充满信心。 发表于：9/16/2025 让高性能计算芯片设计与CXL规范修订保持同步 在当今的高性能计算领域，确保处理器、存储和加速器之间快速可靠的通信对系统性能和可扩展性至关重要。因此，就诞生了Compute Express Link®（CXL®）标准：其目标是实现一致的内存访问、低延迟的数据传输，以及不同先进架构之间的无缝互操作性。 发表于：9/8/2025 寒武纪史诗级大跌原因分析 9月4日，寒武纪（688256）再次大跌，最新收盘价1202，较前一交易日下跌203.00元，跌幅高达14.45%，日内市值蒸发超800亿。 最近几天，寒武纪大幅回落，而回调原因可能与科创50指数样本及权重调整有关。根据上交所和中证指数公告，下一个指数定期调整将在9月12日收市后实施。 截至9月3日收盘，寒武纪在科创50指数中的权重为14.88%，已超过科创板系列指数10%的个股权重上限。9月12日收市后，可能将面临被动下调权重。有基金经理接受采访时称，若寒武纪在科创50指数的权重被动下调至10%，相关ETF产品将被动调整持仓，从而对寒武纪股价产生影响。 发表于：9/5/2025 寒武纪史诗级暴跌 9月4日，寒武纪股价暴跌，跌幅高达14.45%，日内市值蒸发超800亿！ 发表于：9/4/2025 Altera宣布裁员！ 8月13日消息，根据Altera公司向美国加州就业发展部提交的一份文件显示，从今年秋季开始，Altera将对其位于圣何塞创新大道的总部裁员 82 人。 Altera在该文件中表示：“公司政策中没有关于受薪员工、计时员工或管理员工调动、晋升或重新分配的条款。” 发表于：8/14/2025 一种电缆终端头红外识别算法的FPGA实现研究 针对在电站巡检中电缆终端头识别准确率低、实时性差等问题，设计一种基于粒子群算法（Particle Swarm Optimization，PSO）优化反向传播（Back Propagation，BP）神经网络的现场可编程门阵列（Field Programmable Gate Array，FPGA）红外识别系统。红外识别算法实现包括使用改进区域生长算法对红外图像进行分割，随后计算Hu不变矩作为神经网络输入特征。对于PSO-BP神经网络，选择7-10-1的网络结构，训练后均方误差为0.085，优于BP神经网络的0.136。在FPGA上实现时，采用定点数据量化、流水线结构及并行计算方法，同时对Sigmoid激活函数应用二次方程多段拟合。最终经过仿真验证，该系统识别率达到了92%并且算法速度提高了约6倍。 发表于：7/24/2025 基于组件复用的可重构I²C总线读写控制电路设计 现代软件无线电架构中通常为了满足软件实时性而采用FPGA作预处理功能，但随着软件无线电系统不断朝综合化和智能化方向发展，如何应对各类复杂使用场景给系统设计者带来越来越多的挑战。面对不断激增的需求，FPGA设计中经常暴露出可移植性差、平台依赖性强、程序对开发人员的依赖度高、系统集成与整合度难度大等问题。选取电子装备中常用的I²C总线控制部分，借鉴软件工程中“高内聚、低耦合”的模块化设计思想，提出一种总线控制电路的优化策略，即基于组件复用的方法设计了一种可重构I²C总线读写控制电路。该电路具备按需配置波特率功能，同时具有可选的APB接口以及中断功能，提供读/写数据位宽分别为1 B/2 B/4 B系列控制组件，并通过配置系列组件的方式重构读/写数据位宽。该电路具有实际的工程价值且已成功应用于不同项目以及TPAFEA008、ADT75和LTC2991等常用器件上。 发表于：7/24/2025 «12345678910…»
