基于FPGA的ZUC算法快速实现研究
电子技术应用
卫志刚1，李鑫1，高园2
1.郑州信大捷安移动信息安全关键技术国家地方联合工程实验室；2.郑州大学 数学与统计学院
摘要： 祖冲之（ZUC）算法是我国自主研发的商用序列密码算法，已被应用于服务器实时运算和大数据处理等复杂需求场景，ZUC的高速实现对于其应用推广具有重要的实用意义。基于此，针对ZUC适用环境的FPGA实现高性能要求，通过优化模乘、模加等核心运算，并采用流水化结构设计，在FPGA硬件平台上实现了ZUC算法。实验结果表明，ZUC算法核的数据吞吐量可达10.4 Gb/s，与现有研究成果相比，降低了关键路径的延迟，提升了算法工作频率，在吞吐量和硬件资源消耗方面实现了良好的平衡，为ZUC算法的高性能实现提供了新的解决方案。
中图分类号：TN918 文献标志码：A DOI: 10.16157/j.issn.0258-7998.256257
中文引用格式： 卫志刚，李鑫，高园. 基于FPGA的ZUC算法快速实现研究[J]. 电子技术应用，2025，51(10)：69-73.
英文引用格式： Wei Zhigang，Li Xin，Gao Yuan. Research on fast implementation of ZUC algorithm based on FPGA[J]. Application of Electronic Technique，2025，51(10)：69-73.
中文引用格式： 卫志刚，李鑫，高园. 基于FPGA的ZUC算法快速实现研究[J]. 电子技术应用，2025，51(10)：69-73.
英文引用格式： Wei Zhigang，Li Xin，Gao Yuan. Research on fast implementation of ZUC algorithm based on FPGA[J]. Application of Electronic Technique，2025，51(10)：69-73.
Research on fast implementation of ZUC algorithm based on FPGA
Wei Zhigang1，Li Xin1，Gao Yuan2
1.XinDaJieAn Mobile Information Security Key Technology National Joint Local Engineering Laboratory；2.School of Mathematics and Statistics， Zhengzhou University
Abstract： The ZUC algorithm is a commercial sequence cipher algorithm independently developed in China, which has been applied in complex scenarios such as real-time server computation and big data processing. The high-speed implementation of ZUC has important practical significance for its application promotion. Based on this, the ZUC algorithm was implemented on the FPGA hardware platform to meet the high-performance requirements of the ZUC applicable environment. By optimizing core operations such as modular multiplication and modular addition, and adopting a streamlined structure design, the ZUC algorithm was realized. The experimental results show that the data throughput of the ZUC algorithm core can reach 10.4 Gb/s. Compared with existing research results, it reduces the delay of critical paths, improves the operating frequency of the algorithm, and achieves a good balance between throughput and hardware resource consumption, providing a new solution for the high-performance implementation of the ZUC algorithm.
Key words : stream cipher；ZUC algorithm；optimal design；FPGA
引言
祖冲之序列密码算法（ZUC）是我国自主研发的商用流密码算法[1-5]。2011年，3GPP批准ZUC算法成为4G LTE国际密码算法标准[6]。随着ZUC算法在复杂信息场景的广泛应用和发展，如何高效实现成为首先必须解决的问题。现场可编程逻辑门阵列（Field Programmable Gate Array，FPGA）因其可编程和成本低等特点，广泛应用于密码算法高速实现和ASIC方案验证。目前众多学者对ZUC算法的硬件高效实现进行了研究[7-17]，但随着ZUC算法适应环境越来越复杂，进一步提高算法的效率势在必行，ZUC算法的FPGA高速实现具有重要的实用意义。
综上所述，本文针对ZUC算法的FPGA高速实现进行了研究。首先，优化了模加、模约减等关键运算步骤的硬件实现方案，其次，结合流水线策略进一步压缩ZUC算法运算延迟，进而提升了工作频率。最后，基于上述方案，在FPGA平台上实现了ZUC算法的保密性计算[4]。实验结果验证了所提出方案的可行性、高效性。
本文详细内容请下载：
//www.51qz.net/resource/share/2000006809
作者信息：
卫志刚1，李鑫1，高园2
（1.郑州信大捷安移动信息安全关键技术国家地方联合工程实验室，河南 郑州 450004；
2.郑州大学 数学与统计学院，河南 郑州 450001）
此内容为AET网站原创，未经授权禁止转载。