| 基于FPGA的ZUC算法快速实现研究 | |
| 所属分类:技术论文 | |
| 上传者:wwei | |
| 文档大小:3685 K | |
| 标签: 序列密码 祖冲之算法 优化设计 | |
| 所需积分:0分积分不够怎么办? | |
| 文档介绍:祖冲之(ZUC)算法是我国自主研发的商用序列密码算法,已被应用于服务器实时运算和大数据处理等复杂需求场景,ZUC的高速实现对于其应用推广具有重要的实用意义。基于此,针对ZUC适用环境的FPGA实现高性能要求,通过优化模乘、模加等核心运算,并采用流水化结构设计,在FPGA硬件平台上实现了ZUC算法。实验结果表明,ZUC算法核的数据吞吐量可达10.4 Gb/s,与现有研究成果相比,降低了关键路径的延迟,提升了算法工作频率,在吞吐量和硬件资源消耗方面实现了良好的平衡,为ZUC算法的高性能实现提供了新的解决方案。 | |
| 现在下载 | |
| VIP会员,AET专家下载不扣分;重复下载不扣分,本人上传资源不扣分。 | |
Copyright © 2005-2024 华北计算机系统工程研究所版权所有