引用格式：李斌，杨欢，李德阳,等. 基于CPU-FPGA协同架构的VoIP数据加密系统设计与实现［J］.网络安全与数据治理，2025，44（10）：40-45.
引言
现代通信网络的飞速发展深刻改变了信息交互模式。传统电话网络基于严格的时分复用(Time Division Multiplexing，TDM)机制构建，其核心问题在于带宽利用率低下［1］。TDM要求为每个通话固定分配一条64 kb/s的信道，导致网络必须承载大量静默期服务(例如交谈中的思考停顿、轮流讲话间隙)，造成了显著的带宽资源浪费。近年来，IP语音(Voice over IP，VoIP)技术凭借其高效性在通信领域获得了广泛应用，其利用分组交换和模拟-数字转换技术，能够在仅需4.8 kb/s~8 kb/s的较低带宽下，建立高质量的话音通道，相比于传统TDM电话节省了大量带宽资源，为用户带来了极大的便利，并推动了通信服务的普及和升级［2］。然而，VoIP基于开放的IP网络传输语音数据包，其固有的开放性也引入了严峻的安全挑战。随着网络电话的普及，针对VoIP通信的威胁日益凸显，包括但不限于：通话内容窃听、语音数据篡改、身份伪装欺骗以及服务拒绝攻击［3］。这些威胁不仅侵犯用户隐私，也可能导致重要信息泄露或通信中断，造成严重后果。在信息全球化和数据价值日益提升的今天，保障VoIP语音数据的机密性、完整性和实时可用性已成为通信安全领域的关键需求。特别是，实时语音通信对端到端延迟和语音质量有着严苛的要求,因此，开发能够满足高安全性与低处理延迟双重目标的VoIP数据保护方案，具有重要的理论意义和实际应用价值。
当前，保障VoIP数据安全的主要技术路线包括：(1)软件加密方案：在通用处理器CPU上运行加密算法。其优势在于灵活性强、易于部署和更新。然而，纯软件方案在处理高吞吐量、低延迟的实时语音流时面临巨大挑战。复杂的加解密运算会显著增加CPU负载，导致处理时延增大、抖动加剧，甚至可能因资源不足而丢包，最终严重劣化通话体验质量(QoS/QoE)［4］。(2)专用硬件加密方案：采用专用集成电路(ASIC)实现加密功能。ASIC通常能提供极高的吞吐量和极低的固定延迟。但其主要缺陷在于缺乏灵活性和可重构性。一旦芯片设计完成，算法通常难以更新升级，且开发周期长、成本高，难以满足VoIP快速演进的安全需求和多样化的应用场景［5］。(3)基于FPGA的硬件加速方案：利用FPGA的并行处理能力实现加密加速。FPGA方案在性能和灵活性之间取得了一定平衡［6］，然而，现在许多FPGA加速方案未能充分考虑在完整VoIP终端或网关系统中，如何最优协调安全性、实时性(低延迟、低抖动)与资源(功耗、逻辑单元)消耗之间的关系。此外，如何高效管理CPU与FPGA之间的数据交互和控制，也是影响整体系统性能和复杂度的关键因素。综上所述，现有VoIP数据安全方案在应对实时性、灵活性、系统集成度以及性能-资源平衡等方面仍存在明显局限。亟需一种能够有效协同高性能硬件加速与灵活软件控制的新型架构，在确保强安全性的同时，严格满足VoIP对低延迟和高语音质量的苛刻要求。
针对上述挑战与需求，本文创新性地提出并实现了一种基于CPU+FPGA软硬件协同处理架构的VoIP数据加密方案。本方案的核心思想在于根据任务特性进行合理的软硬件功能划分：CPU及其存储模块组成了主控调度单元，负责核心控制与调度功能，包括各类通信接口数据的解析与协议处理、系统资源的动态配置与管理，同时可根据命令类型，调度和控制算法运算单元的工作流程；FPGA作为算法运算单位的核心部件，利用其强大的并行处理能力和可重构特性，高效实现关键数据的加解密运算，其通过硬件逻辑直接处理实时捕获的VoIP语音流，显著提升处理速度并降低延迟。通过这种协同架构，本方案旨在深度融合软件的灵活控制优势与硬件的高效并行处理能力，突破纯软件方案在实时性上的瓶颈和纯硬件方案在灵活性上的不足，最终实现在强安全保障下，对VoIP语音质量的有效维持。为验证方案的有效性，本文搭建了专用的语音测试环境，采用主观与客观相结合的评价方法，对加密模块的性能和通话质量影响进行了全面评估。
本文详细内容请下载：
//www.51qz.net/resource/share/2000006825
作者信息：
李斌1，杨欢1，李德阳2，杨志明1，姬胜凯1
(1.中国电子信息产业集团有限公司第六研究所，北京100083；
2. 96901部队，北京100094)
