设计资源-AET-电子技术应用

W波段高集成多通道多功能封装模块研究[微波|射频][通信网络]

针对W波段射频前端需求，设计了一组基于陶瓷封装工艺的W波段四通道上变频发射和下变频接收模块。该对模组均采用一次变频架构，上变频发射模块将78~80 GHz的信号经混频、放大、滤波传输后，传输到天线端口实现上变频至92~94 GHz频段；下变频接收模块将92~94 GHz频段信号经过低噪声放大、混频、滤波传输后，进入后端实现下变频至78~80 GHz。该前端本振信号为X波段，实现功率分配和信号放大功能，为多通道提供中频信号。为提高模块射频性能和可靠性和降低成本，设计了一种基于封装上装载技术（LOP）的滤波传输结构。模块实物测试结果表明：研发的W波段上变频发射模块在工作频带（92~94 GHz）内输出功率均大于12 dBm，输出功率增益大于6 dB；W波段下变频前端各通道在工作频带内的噪声小于9dB，增益大于10 dB。

发表于：8/14/2025

一种K波段变频组件设计[微波|射频][通信网络]

设计了一种K波段变频组件，该组件含上、下变频通道，实现K波段射频信号与中频信号间的变频转换。通过进行全链路级联仿真分析与计算，优化了链路的频点规划，合理规避了带内杂散；通过进行三维电磁场仿真，优化了链路的传输互联结构，改善了级间匹配特性。测试结果表明该组件具有杂散抑制度高、带内增益波动小等特点，杂散抑制优于60 dBc，带内波动优于±1 dB，镜频抑制优于50 dBc，其他各项指标均满足设计要求。该设计方法也对变频组件的设计进行了有益探索。

发表于：8/14/2025

X波段60 W高功率高效率功率放大器设计[微波|射频][通信网络]

基于0.25 μm栅长的GaN HEMT工艺，设计了一款8~12 GHz 60 W高功率放大器。该芯片的末级输出端功率合成网络在Bus-bar总线型的基础上添加并联LC到地枝节，达到优化各路平衡度的目的，在实现高功率输出的同时使芯片整体结构紧凑且易于匹配。采用输入端二次谐波阻抗匹配技术，在不影响输出功率的前提下提升高频效率。输出级匹配结构采用两段串电感并电容匹配的方式，将输出级阻抗匹配至目标阻抗的同时实现较低的匹配损耗。在脉宽100 μs、占空比10%测试条件下，该放大器饱和输出功率在8~12 GHz范围内大于48 dBm，效率大于35%，功率增益为23 dB。芯片尺寸为3.97 mm×5 mm。

发表于：8/14/2025

多环境自适应探测网络组网技术研究[通信与网络][通信网络]

网络空间测绘平台能够实现对各类网络资产的高效探测、融合分析及绘制，从而为网络资产管理、暴露面分析和安全防护提供数据基础。然而，随着探测目标类型和数量的不断增多，现有测绘平台在探测网络快速组织、探测资源高效利用等方面无法满足多源多目标灵活探测的需求，为此，研究并提出了一种异构多环境下探测网络组织管理模型，该模型通过节点管理、任务管理、资源管理方法和API的设计，有效提升了平台的组织管理能力，通过测试验证该模型的可用性和灵活性。

发表于：8/14/2025

基于复合超混沌系统与计算全息的图像加密算法[模拟设计][信息安全]

针对传统图像加密算法在高敏感性数据保护、传输效率及多样化应用中的局限性，提出了一种基于超混沌系统与计算全息技术的多图像加密算法。结合改进的Logistic混沌与六维细胞神经网络混沌，生成高随机性与复杂性的混沌序列，从而增强了加密过程的安全性。通过结合随机相位编码与傅里叶变换的计算全息技术，进一步提升了加密效果与抗攻击能力。为了提高传输效率，采用压缩感知技术压缩加密多幅图像，减少数据传输量和密钥消耗。仿真结果表明，所提算法在提高图像安全性的同时，显著提升了传输效率，减少了传输时间，并在不同加密强度下保持较低的图像失真度。实验验证表明，该算法能有效抵抗常见攻击，具有较强的安全性和较高的传输效率，适用于医疗、金融等领域的高敏感数据保护。

发表于：8/14/2025

数字图像边缘检测算法研究[模拟设计][航空航天]

数字图像边缘检测常规的方法有Canny算法、Sobel算法、Prewitt算法等。在研究图像边缘检测常规方法的计算原理基础上，提出一种数字图像边缘检测算法，该算法包括图像的初步极值边缘矩阵计算、Otsu阈值的抑制计算和边缘的延长计算。将该算法与常规算法提取的图像边缘进行比较，验证该算法的可行性。使用该算法与常规算法对发动机喷嘴燃烧火焰图像进行边缘检测，Sobel算法、Prewitt算法提供了少量火焰的边缘，Canny算法提供了火焰的大轮廓，而该算法提供了大量的火焰细节边缘信息。因为燃烧火焰的边缘是燃烧的重要特征，所以该算法更适用于喷嘴燃烧火焰的数字图像边缘深度分析，为喷嘴燃烧火焰分析提供一种新方法。

发表于：8/14/2025

一种基于嵌套CRC的分段极化码设计[通信与网络][通信网络]

极化码循环冗余校验辅助的串行抵消列表（Cyclic Redundancy Check Aided Successive Cancellation List，CA-SCL）译码算法随着列表的增大，需要大量的空间存储资源，导致其在资源受限条件下无法应用。针对该问题，提出了一种基于嵌套CRC的分段极化码设计方法。通过分段内并行、分段之间串行的码字结构，极大降低了存储资源消耗；利用设计的嵌套CRC多重校验的优异检错性能，以及创新的分段之间串行列表译码算法，进一步提高了码字性能。仿真结果表明，所提算法在明显低于CA-SCL译码算法的存储资源消耗下，可以获得更优的译码性能。

发表于：8/14/2025

基于知识图谱和协同过滤算法的多头注意力网络[通信与网络][通信网络]

当前基于知识图谱的推荐方法大多聚焦于知识关联的编码机制，往往忽视了用户-物品交互中潜在的关键协同信号，导致现有模型学习到的嵌入向量无法有效地表达用户和物品在向量空间中的潜在语义。为解决这一问题，提出一种融合知识图谱和协同过滤的多头注意力网络——协同知识感知多头注意力网络（CKAN-MH）。该网络在传统的CKAN模型的基础上引入多头注意力机制，以自适应地关注不同特征的子集，通过动态调整注意力权重，对尾实体进行差异化加权处理。引入多头注意力机制后，模型能够更全面地捕捉数据中隐含的复杂关系与模式，进而显著提升推荐系统的性能表现。此外，还在三个真实数据集上应用CKAN-MH模型进行实验评估。实验结果表明，CKAN-MH模型在性能上优于当前多个主流先进基线模型，验证了该模型的有效性和优越性。

发表于：8/14/2025

基于变步长LMS的多普勒雷达回波信号处理方法[测试测量][通信网络]

针对复杂电磁环境下多普勒雷达回波信噪比较低导致难以处理的问题，提出一种基于改进箕舌线函数的变步长LMS自适应噪声对消方法。通过在原本的步长迭代公式和滤波器权系数迭代中添加反馈量来提高算法整体的抗干扰性能，在步长迭代中添加补偿量来加快算法初期的迭代速度。仿真结果表明在0至-10 dB信噪比下，所提算法能够有效还原含噪信号中的目标信号，误差均方值最小为0.004 5，最大相关系数为0.95，最大输出信噪比为10.60dB。实测结果表明所提方法在雷达回波信号降噪方面的性能突出，均方误差最小为0.005 5，在实际电磁信号降噪处理中具有适应性和有效性。

发表于：8/14/2025

基于变量地址的DCS平台下装技术研究[测试测量][智能电网]

依据核电厂控制系统运行场景，分析了一类基于变量地址的DCS平台在下装工程组态数据时存在的问题，研究了一种无扰的增量下装技术，包括工程组态软件、控制器、数据服务及人机接口的优化改进。通过设计验证及实际工程应用表明所研究的增量下载方案可有效回收空闲地址位，确定变量地址与变量名称的对应关系，防止现场数据错位及执行机构误动作，提高DCS的运行效率及核电厂的运行安全性。

发表于：8/14/2025

智能水位标尺监测系统的设计实现[测试测量][安防电子]

随着目前深度学习的发展，通过视频来监测水位成为近年来的研究热点，为了提高对城市河道、水库等地水位高度检测的准确性，提出了一种5G智能水位标尺监测系统，主要介绍以星宸SSC338G为核心的硬件设计和一种基于YOLOv8n改进的水位监测方法。首先用于识别水尺方位，再对水尺图像进行灰度化和二值化处理，最后通过YOLOv8n识别水尺上的字符及刻度信息，分析计算水位数据。通过引入注意力机制EMA和更换损失函数Focal-EIoU，使得改进后的模型参数量减少了21%，模型大小减少了17%，浮点运算次数减少了21%。根据与人眼实际对比实验，证明该模型精度符合要求，总体实现了智能水尺设计要求。

发表于：8/14/2025

探索分布式仿真方法加速Chiplet系统级验证[EDA与制造][工业自动化]

随着人工智能（AI）和高性能计算领域对芯片算力需求的增长，Chiplet方案正日益受到行业重视。然而Multi-Die系统复杂性和规模的扩大导致仿真消耗服务器资源大、验证交付周期延长等。为解决这些问题，分析了传统的三步法和Socket验证方法，重点探索了Cadence分布式仿真方案，基于某实际Chiplet项目将系统级仿真任务分解成多个子Die并行执行的仿真实例，从服务器内存、跨服务器通信延迟、同步时间精准调控、信号连接开始时间及信号连接数量等多个方面探索了分布式仿真提效的措施，实现了超大规模Chiplet系统级RTL仿真和回归效率提升。

发表于：8/14/2025

XR芯片系统的EMU全场景AVIP快速迭代验证方案[EDA与制造][工业自动化]

随着XR领域的不断发展，市场对全功能和更高性能的复杂XR芯片系统需求越来越强烈。需求传导到芯片设计环节，呈现出芯片规模和复杂度增加的态势，给芯片验证收敛带来的挑战也同时不断增大。如何在投片前做到关键指标验证收敛，是每个芯片工程师和项目经理面对的难题。在XR芯片研发领域，为了解决这一难题，提出EMU全场景AVIP快速迭代验证方案，其中EMU设备采用Cadence Palladium Z2，AVIP在Cadence VIP的基础上，适配Palladium Z2 EMU环境，对接PCIe、MIPI、USB、UART等不同接口，并满足仿真加速、数据比对等需求。通过在XR芯片系统中EMU全场景AVIP快速迭代验证方案的应用，有效提升验证收敛效率，为芯片的成功交付做到了有力支撑。

发表于：8/14/2025

基于Cadence软件平台的分布式电源噪声仿真方法研究[EDA与制造][工业自动化]

为了缩短采用PowerSI提取电源S参数的建模时间，提高芯片内部功能模块电源仿真的精度，进一步识别敏感区域电源噪声，引入了一种基于封装电源的分布式建模及电源噪声实测点确定方法。用该方法研究了系统处理芯片内部功能模块的电源仿真，发现在时域电源仿真的噪声中，同一数据流流经功能近似的电源模块产生的电源噪声存在相似性。在此基础上，建立电源分布式模型，将功能近似的电源模块进行分组，并将分组后的封装电源S 参数模型和die内RC模型融入到电源时域噪声仿真中，然后根据仿真结果确定封装bump处敏感区域噪声实测点的位置。通过仿测对比发现，在噪声频域主频点对齐的条件下，噪声时域的仿测误差小于6%，验证了所提分布式仿真方法的有效性。

发表于：8/14/2025

基于Innovus COD的高效时钟树综合方法及应用[EDA与制造][工业自动化]

基于Cadence Innovus 时钟树综合与优化引擎COD，提出了一种对于spec文件优化精简的方案（auto_spec flow），该方案省去了工具自动生成的spec中冗余的内容，并根据各命令类型进行重新排序，方便用户进行spec文件的阅读与管理。此外auto_spec flow还考虑了时钟树综合中常见的问题，如DFT时钟对功能时钟的影响，以及generated_clock对主时钟的影响，分别添加了DFT时钟处理脚本，以及generated_clock自动识别处理功能。实验结果表明，auto_spec flow能够有效地提升工作效率，缩短时钟latency，提升时钟质量，并对芯片PPA的提升具有重要意义。

发表于：8/14/2025

中文字幕高清免费日韩视频在线,乡下女人做爰A片,猫咪av成人永久网站在线观看,亚洲高清有码中文字,国产精久久一区二区三区

使用有安全保障的闪存存储构建安全的汽车系统

W波段高集成多通道多功能封装模块研究[微波|射频][通信网络]

一种K波段变频组件设计[微波|射频][通信网络]

X波段60 W高功率高效率功率放大器设计[微波|射频][通信网络]

多环境自适应探测网络组网技术研究[通信与网络][通信网络]

基于复合超混沌系统与计算全息的图像加密算法[模拟设计][信息安全]

数字图像边缘检测算法研究[模拟设计][航空航天]

一种基于嵌套CRC的分段极化码设计[通信与网络][通信网络]

基于知识图谱和协同过滤算法的多头注意力网络[通信与网络][通信网络]

基于变步长LMS的多普勒雷达回波信号处理方法[测试测量][通信网络]

基于变量地址的DCS平台下装技术研究[测试测量][智能电网]

智能水位标尺监测系统的设计实现[测试测量][安防电子]

探索分布式仿真方法加速Chiplet系统级验证[EDA与制造][工业自动化]

XR芯片系统的EMU全场景AVIP快速迭代验证方案[EDA与制造][工业自动化]

基于Cadence软件平台的分布式电源噪声仿真方法研究[EDA与制造][工业自动化]

基于Innovus COD的高效时钟树综合方法及应用[EDA与制造][工业自动化]