· 跨学科团队进一步开发芯片封装和测试制造技术的创新方法，提高效率和灵活性
· 该项目隶属于意法半导体异构集成战略计划，有益于射频、模拟、电源和数字产品技术开发
· 图尔 PLP 试点生产线已获得 6000 万美元投资及当地研发生态系统协同支持
2025年9月29日，中国—服务多重电子应用领域、全球排名前列的半导体公司意法半导体(STMicroelectronics，简称ST)（纽约证券交易所代码:STM)公布了其位于法国图尔的试点生产线开发下一代面板级包装（PLP）技术的最新进展。该生产线预计将于2026年第三季度投入运营。
PLP（面板级封装）是一种先进的自动化芯片封测制造技术，该技术不仅有助于提高制造效率、降低生产成本，还是实现芯片尺寸进一步缩小、提升性能与成本效益的关键路径。PLP采用更大尺寸的矩形基板替代传统圆形晶圆作为芯片载体，从而显著提高单位生产吞吐量，更适合大规模高效量产。依托马来西亚第一代PLP生产线及其全球技术研发网络，意法半导体正持续开发下一代PLP技术，以巩固其在该领域的技术优势，并将PLP的应用范围扩展至汽车、工业及消费电子等更广泛的产品中。
意法半导体质量、制造和技术部总裁 Fabio Gualandris 表示：“我们在法国图尔工厂布局PLP制造能力，旨在推动这一创新型芯片封测技术的应用，提升制造效率与灵活性，以广泛应用于射频、模拟、电源、微控制器等多个领域。该项目由来自生产自动化、工艺工程、数据科学、数据分析以及技术产品研发等多学科专家团队共同参与，是意法半导体专注于‘异构集成’——一种新兴的可扩展、高效芯片集成方法——这一更宏大战略计划的重要组成部分。此前，我们在马耳他的工厂已充分展示了在欧洲提供高性能芯片封测服务的实力。随着全球制造布局的持续优化，图尔工厂的新项目将进一步提升我们在工艺、设计与制造方面的创新能力，为欧洲下一代芯片的开发提供有力支持。”
图尔PLP试点生产线开发项目已获得来自公司制造布局重塑计划的超过6000万美元投资。该项目预计将联合CERTEM研发中心等当地研发生态系统共同推进。如前所述，该计划致力于建设先进的制造基础设施，并为法国和意大利的部分工厂赋予新的战略使命，助力实现可持续的长远发展。
PLP技术说明
几十年来，半导体行业主要采用晶圆级封装(WLP)和倒装片封装技术连接芯片和外部电路。然而，随着器件尺寸越来越小，复杂度越来越高，这些方法的可扩展性和成本效益已接近极限。业界正在开发不同的先进封装技术，目前市面上存在几种不同的先进技术，PLP面板级封装就是其中之一。
与在单颗晶圆片上封装多颗芯片的方法不同，面板级封装采用的是一个更大的矩形基板，可以同时封装数量更多的芯片，从而降低成本成本，提高产量。
从2020 年开始，意法半导体不仅采用了 PLP-DCI 技术，而且一直处于这项技术发展的前沿。研发团队着力开发技术原型，扩大应用范围，最终开发出先进的 PLP-DCI 工艺，目前，该工艺在一条高度自动化的生产线上，使用 700x700 毫米超大基板封装芯片，日产量超过 500 万片。
意法半导体PLP技术的核心是直接铜互连（DCI）技术。该技术采用铜封装支柱取代了传统的芯片间连接线，可实现更高效的电气互连。在DCI工艺中，芯片与基板之间通过导电性能优异的铜材料建立连接，相比传统焊球互连方法，它具有更高的可靠性。DCI结构无需导线，有助于降低电阻和电感造成的功率损耗，提升散热能力，同时支持更小的芯片尺寸。这不仅有利于器件小型化和提高功率密度，也为新产品的开发提供了重要支撑。
PLP-DCI 还允许在高级封装内集成多个芯片，即系统级封装 (SiP)。
