这就提出一(yi)个要求，需(xu)要使用一(yi)个电路，让低(di)压侧(ce)(ce)能够有效的控制(zhi)高压侧(ce)(ce)的MOS管(guan)，同时(shi)高压侧(ce)(ce)的MOS管(guan)也同样会面对1和2中提到的问题。

　　在这三种情况下(xia)，图(tu)腾(teng)柱结(jie)构无法满(man)足输出要求，而很(hen)多现(xian)成的(de)MOS驱动IC，似(si)乎也(ye)没有包含gate电压限制的(de)结(jie)构。

　　于(yu)是我设计了一个相(xiang)对通用的(de)电路来满足这三种需(xu)求(qiu)。

　　电路图如下：

图1用于NMOS的驱动电(dian)路

　　图2用于PMOS的驱动电(dian)路

　　这里(li)我(wo)只(zhi)针(zhen)对NMOS驱动电(dian)路做一个简单分析：

　　Vl和Vh分别是(shi)低端和高端的(de)电(dian)源，两(liang)个电(dian)压可以是(shi)相同的(de)，但是(shi)Vl不(bu)应(ying)该超过Vh。

　　Q1和Q2组成了一个反置的(de)图腾柱，用来实现隔离，同(tong)时(shi)确保两只驱动管Q3和Q4不会同(tong)时(shi)导通。